module prova_clock();

  wire clock;

  gen_clock my_clock(clock);

  initial 
  begin
    $dumpfile("prova_clock.vcd");
    $dumpvars;

    #50 $finish; 

  end
endmodule